Intel začal ponúkať vlastné ARM FPGA procesory

Značky: IntelARMFPGA

DSL.sk, 26.10.2017

Spoločnosť Intel odštartovala dodávky vlastných procesorov Stratix 10 SX FPGA s ARM jadrami.

Hoci procesory sú ARM procesormi, zákazníci si ich samozrejme nebudú kupovať ako bežné ARM kvôli tejto časti a ich hlavnou časťou a funkciou je samozrejme práve časť s programovateľným FPGA.

Čipy FPGA majú rekonfigurovateľnú logiku, vďaka čomu dokážu dosahovať v špecifických výpočtoch výrazne vyšší výpočtový aj I/O výkon ako všeobecné procesory a ich výkon sa blíži výkonu ASIC čipov hardvérovo priamo navrhnutých na konkrétny špecifický účel.

Čipy sa do portfólia Intelu dostali akvizíciou výrobcu FPGA čipov Altera v roku 2015, pričom Altera sa na ich výrobe dohodla s Intelom ešte ako nezávislá spoločnosť už v 2013. Prvé testovacie vzorky začal Intel vyrábať už pred rokom.

Jedným z použití FPGA je použitie na prototypy kontrolerov pre nové štandardy komunikačných rozhraní a protokolov, kým nie je dokončený vývoj a výroba špecializovaných čipov.

Zároveň sa ale používajú na akceleráciu rozličných výpočtov a Intel avizuje použitie čipov práve na bežné nasadenie. Napríklad na implementáciu 5G bezdrôtovej komunikácie, implementáciu tzv. softvérovo definovaných rádií a virtualizáciu sietí a pre akceleráciu operácií v dátových centrách.

Intel Stratix 10 SX, kliknite pre zväčšenie (foto: Intel)

Čipy Stratix 10 SX s novou architektúrou HyperFlex sú vyrábané 14-nm výrobným procesom Intelu a podľa skorších informácií spoločnosti poskytujú oproti predchádzajúcej 28-nm generácii Stratix V dvojnásobný výkon, päťnásobnú hustotu a o 70% nižšiu spotrebu pri rovnakom výkone. Podľa konfigurácie je na Stratix 10 SX FPGA prítomných podľa modelu maximálne 5.5 miliónov konfigurovateľných logických elementov.

Stratix 10 SX sú SoC čipmi a integrujú okrem iného aj DSP bloky, ktoré im umožňujú dosahovať výkon 10 teraflopov / s pri výpočtoch s tzv. jednoducho presnosťou, teda 32-bitovými reálnymi číslami.

Súčasťou SoC sú štyri 1.5 GHz 64-bitové ARM Cortex-A53 jadrá, pričom v puzdre je aj integrovaná pamäť pripojená cez HBM2. Rýchlosť komunikácie s pamäťou dosahuje až 1 TB / s.

Programovateľná logika, DSP a pamäť pracujú na 1 GHz.




Najnovšie články:



Diskusia:

ARM FPGA Od reg.: nemam a nebudem mat | Pridané: 26.10.2017 17:43 a nieco na take to domace zuvanie ? ten stratix stoji od 15-25tis € za kus :P celkom si viem predstavit nejaku M4 cortex spolu s nejakym cpld alebo mensim FPGA v jednom puzdre. Odpovedať Známka: 10.0 Hodnotiť:

Re: ARM FPGA Od: lawofdemeter | Pridané: 26.10.2017 20:19 zedboard sa da kupit za normalne prachy Odpovedať Známka: 10.0 Hodnotiť:

Re: ARM FPGA Od: Kamzik | Pridané: 26.10.2017 22:51 Napr. Actel serie SmartFusion (alebo SmartFusion2) ma hw Cortex M3, ceny dostupne. Alebo Igloo, ProAsic3 s Cortex M1 (ale len ako IP core)... Xilinx Zynq serie je tiez cenovo dostupna (samozrejme nie UltraScale). Napr. Zynqberry od Trenz electronic s cenou cca 100 Eur (a este to vyzera ako Raspberry, takze to bude vyzerat cool :-) A k clanku - to, ze to kupilo Intel, neznamena, ze su to Intel procesory s FPGA. Stale to je Altera... Tak ako Atmel nebude Microchip (dufame :-) Odpovedať Známka: 10.0 Hodnotiť:

Re: ARM FPGA Od reg.: nemam a nebudem mat | Pridané: 26.10.2017 23:12 o zinq viem, ale nijako som sa mu nevenoval. Ten Zynqberry vyzera pre take to domace hranie asi idealna varianta. Sice malo GPIO ale za tu cenu... inac, otazka do plena, bezi vam Vivado pod win 7? mne sa nespusti ani instalacka a na 8,1 to ide. Odpovedať Hodnotiť:

Re: ARM FPGA Od: Mdisjabu | Pridané: 27.10.2017 15:13 Beží aj pod win 10. Vypni antivírus Odpovedať Hodnotiť:

Titulok: Od: RIKK | Pridané: 26.10.2017 17:43 Dsl, povazujem vas za jeden z mala slovenskych citatelnych serverov, ale takuto picovinu: a ich výkon sa blíži výkonu ASIC čipov hardvérovo priamo navrhnutých na konkrétny špecifický účel. Ste si mohli odpustit. Mna tu teraz rychlo vymazte kym to necitalo vela ludi a skuste to nejak prepisat, pre cloveka co pracuje s fpga to vyznieva ako diletantizmus najhrubsieho zrna zrniteho. Odpovedať Známka: 3.8 Hodnotiť:

Re: Titulok: Od reg.: Zapredaný | Pridané: 26.10.2017 19:14 Nechapem kde vidis problem a preto sa spytam: Kde je problem a ako by si to napisal ty? Odpovedať Známka: 3.3 Hodnotiť:

Re: Titulok: Od: lolekov brat | Pridané: 26.10.2017 19:22 Doteraz som bol v tom, ze FPGA cipy sa pouzivaju pre akceleraciu specifickych instrukcii (po spravnom naprogramovani samozrejme). ASIC cipy pokial viem su specificky vyrobene cipy pre jednu specificku ulohu (nepreprogramovatelne). Ak je ASIC vyrobeny a FPGA naprogramovany na tu istu specificku ulohu, je tam velky vykonnostny rozdiel? Neber to ako spochybnovanie tvojho tvrdenia, len sa chcem nieco naucit. Odpovedať Známka: 10.0 Hodnotiť:

Re: Titulok: Od: lawofdemeter | Pridané: 26.10.2017 20:43 FPGA cipy sa pouzivaju tiez na nejaku ulohu, napr implementacia pcie rozhrania, usb, ip router, MPEG kodek, atd. Napr Microsoft to pouziva v Azure cloude, ale neviem presne na co. Vykon zavisi od designu, ale na takty ako maju najmodernejsie ASIC cipy zabudni. Nemozes volit specificke vyrobne procesy (to niekedy znamena aj rozlicne materialy) aby si dosiahol lepsie parametre, nemozes tunit navrh cipu. Vykon spociva v tom, ze vies urobit celu logicku funkciu a nie su to sekvencne instrukcie. Asic su ale oproti tomu zase superdrahe a skus sa pomylit pri navrhu.. Odpovedať Hodnotiť:

Re: Titulok: Od: RIKK | Pridané: 26.10.2017 21:10 Ok, skusim v skratke aspon jeden priklad: Mas hard cpu (napr 1GHz) na kuse silikonu a okolo neho je fpga, architektura cpu ti umoznuje vytvorit si vlastnu instrukciu a tu adresovat na specialnu zbernicu napojenu na fpga beziacom napr na 50MHz na ktorom si urobis napriklad 10 paralelizovanych akceleratorov nasobenia 4x4 rotate/transform matic, povedzme ze vypocet matice trva 10 cyklov (vsetkych 10 vdaka paralelizmu) toto sa cele vypocita podstatne rychlejsie aj ako aproximovany vypocet desiatich matic na 1GHz cpu. Absolutne to ale neznamena rychlost asicu, ani zdaleka, fpga maju vyhodu paralelizovania logiky, ale strasnu nevyhodu v casovani signalov medzi logickymi bunkami co pri komplexnych designoch sposobuje este pomalsie frekvencie. Viac info google fpga timing closure problems Odpovedať Známka: 10.0 Hodnotiť:

Re: Titulok: Od: Dde | Pridané: 27.10.2017 6:46 Vykon by som neuvadzal ako rozdiel. Zakladny rozdiel je v nakladoch na setup vs per unit, boot etc.. Rovnaky design bude mat porovnatelny vykon. Rozdiel je len vo velmi okrajovych riešeniach. Odpovedať Hodnotiť:

Re: Titulok: Od: lawofdemeter | Pridané: 27.10.2017 16:25 Zavisi ako definujes vykon, ale 4 jadrovy xeon na 3GHz asi na fpga neurobis. Odpovedať Hodnotiť:

Re: Titulok: Od reg.: TommyBB | Pridané: 27.10.2017 23:48 Asi viete o FPGA a ASIC len z citania a rozpravania. V jednoduchosti je FPGA len predrazena verzia ASIC obvodu. Preto predrazena lebo jeho strutkura hradiel a logickych obvodov je menitelna pomocou programovacieho jazyku. ASIC obvody su omnoho lacnejsie (samozrejme sa nerozpravame o jednokusovkach) pricom sa ich pospajanie hradiel a log. obodov neda menit. Preto stoji stratix od 8k eur hore. Samozrejme tu mame lacnejsie Arie a Cyclony za prijatelne ceny aj pod 100 eur ale nemozeme to porovnavat s cenou ASIC v urovni jednotiek az desiatok eur. Odpovedať Hodnotiť:

To je dobré toto, ale Od reg.: submisive | Pridané: 26.10.2017 19:15 FPGA se programuje ještě hůř než Assembler. Neumíte něco, co se bude pogramovat v C? Odpovedať Známka: 3.3 Hodnotiť:

Re: To je dobré toto, ale Od reg.: nemam a nebudem mat | Pridané: 26.10.2017 19:26 verilog ma blizko k C Odpovedať Známka: 0.0 Hodnotiť:

Re: To je dobré toto, ale Od: RIKK | Pridané: 26.10.2017 21:30 verilog = hardware design, C = sequential software programming, miesate hrusky s pneumatikami sobi20. Odpovedať Známka: 10.0 Hodnotiť:

Re: To je dobré toto, ale Od reg.: nemam a nebudem mat | Pridané: 26.10.2017 22:08 Thanks captain obvious... Verilog ma syntax podobny C a celkovo ma blizsie k C na rozdiel od VHDL... Je snad nadslnko jasne ze ked sa bavime o FPGA tak sa nebavime o sekvencnom behu programu. Ked chalan vie Ccko, tak s Verilogom nebude mat problem. VHDL jedine ked je masochista alebo nema rad kludny spanok. Odpovedať Známka: 10.0 Hodnotiť:

Re: To je dobré toto, ale Od reg.: submisive | Pridané: 26.10.2017 22:15 Jeden problém má více řešení, ne? Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od: RIKK | Pridané: 27.10.2017 1:23 python ma tiez podobny syntax... sluzi na nieco uplne ine. "Ked chalan vie Ccko, tak s Verilogom nebude mat problem. VHDL jedine ked je masochista alebo nema rad kludny spanok. " <--- dufam ze sa nechystate nikde na pohovor. popracujte trochu aj s verilogom aj s vhdl a blbost ako masochista a vhdl v zivote nenapisete, oboje sluzia na dizajnovanie hardware fpga/cpld/asic a ak raz viete co robite, bude vam jedno ci to pisete vo vhdl alebo vo verilogu. Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od reg.: kamaradzkosicrobihiphopcijeho | Pridané: 27.10.2017 8:30 bezne sa Verilog oznacuje ako C-like, vdaka svojej strucnosti, "algoritmizacii pri rozmyslani" a presne definovanemu syntaxu. Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od: RIKK | Pridané: 27.10.2017 16:12 verilog nema s C ani ziadnym nie hardware design language nic spolocne, to ze v C a vo verilogu sa nachadza for loop, je ale uplne zavadzajuce, a velmi nespravne. napriklad pre spomenuty for sa v C v CPU registroch na to nastavi pocitadlo a podmienka branchingu, verilog vytvori hardwarovu logiku pozostavajucu z hardwarovych elementov potrebnych pre dany vypocet v loope a testujucu pre vsetky kroky loopu paralelne v jednom clock cycle. jedno s druhym nema absolutne nic spolocne. vazne tu "mudrost" co sa tu niekedy nachadza clovek raz zacne volat syndrom dsl.sk... Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od reg.: submisive | Pridané: 28.10.2017 16:35 Já celkem vím. Myslel jsem, že někoho napadne, že vlastně v článku šlo o nějaké počítání, které je obecně řešitelné i CPUčkami ev. DSP, nejlépe paralelními. Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od: Ficiak | Pridané: 27.10.2017 9:01 Ja viem len Baltíka, veznu ma dade ? Odpovedať Známka: 5.0 Hodnotiť:

Re: To je dobré toto, ale Od: suxi | Pridané: 26.10.2017 21:09 pre teba by bolo mozno skor vhodnejsie programovanie v jazyku Karel. Odpovedať Známka: 5.0 Hodnotiť:

Re: To je dobré toto, ale Od: Mdisjabu | Pridané: 26.10.2017 22:40 Vivado HLS. Používame na akceleráciu spracovania obrazu (vlastný cmos + Xilinx Zynq). Väčšinu komponent pre FPGA vieme popísať pomocou Cpp a preložiť na Vhdl prostredníctvom Vivado HLS. Nie je to všemocne, ale na streamovane spracovanie úžasne. Pred trištvrte rokom som sa bavil s inžinierom z intelu a pripravujú vlastný Hls tool (high level synthesis) Odpovedať Známka: 10.0 Hodnotiť:

Re: To je dobré toto, ale Od: RIKK | Pridané: 27.10.2017 14:40 SystemC je vo vyvoji uz niekolko rokov a je aj celkom pouzitelne (s roznymi obmadzeniami), ale ak potrebujete vyzmykat z fpga maximum, tak vam nezostava nic ine ako nativny HDL design. Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od: Mdisjabu | Pridané: 27.10.2017 15:12 Samozrejme, ak chceš maximálnu rýchlosť spracovania tak vhdl alebo verilog. Skúšali sme implementáciu bilaterálneho filtra pomocou Hls a Vhdl a na spomínanom zynq sa max frekvencia líšila o pár MHz(cca 240 MHz a pri plnom pipelinovani), čo je zanedbateľné. V našom prípade, a verím, že to tak je často, problémom je skôr priepustnosť do RAM ako to ze by Hls poskytovalo slabé výsledky. IMHO budúcnosť je v Hls (Hls nástrojov je celá rada napr. Stratus Hls od Cadence, poprípade catapult c. Samozrejme nehovorím že je to úplne univerzálne, ale na bežné problémy absolútne bez problémov použiteľné. Poprípade je možné použiť pre rýchle prototypy. Odpovedať Hodnotiť:

Re: To je dobré toto, ale Od: RIKK | Pridané: 28.10.2017 12:06 <3 Odpovedať Hodnotiť:

dnes má meniny Demeter Od reg.: akoze | Pridané: 26.10.2017 19:31 kde je megasupernamakane AMD s 15W TDP (9 az 23) mobilnym reznom ? Odpovedať Známka: 0.0 Hodnotiť:

otázočka Od: Klon M5 | Pridané: 27.10.2017 4:03 Prečo čipy pomenúvate menami ich púzdier??? Odpovedať Známka: -2.5 Hodnotiť:

Re: otázočka Od reg.: RB_    | Pridané: 3.7.2018 23:41 skôr prečo pomenúvajú púzdra menami ich čipov?????? Odpovedať Hodnotiť:

2 = 1 Od: čitateľ | Pridané: 27.10.2017 7:55 Poskytujú dvojnásobný výkon, päťnásobnú hustotu a o 70% nižšiu spotrebu pri rovnakom výkone. Odpovedať Známka: 3.3 Hodnotiť:

FPGA s ARMom tu Od: jankoghjhh | Pridané: 27.10.2017 8:58 Boli uz peknych par rokov Odpovedať Hodnotiť:

ako je to s tou pametou? Od: Mysho_sk | Pridané: 27.10.2017 14:37 Kolke tej pamatae sa k tomu cipu da pripojit, zlvadne to v 2GB s nejakom solidnou rychlostou? Odpovedať Hodnotiť:

Pridať komentár